Top
首页 > 新闻 > 滚动新闻 > 正文

FPGA 65nm技术竞赛开锣

FPGA;65nm,随着半导体工艺由130nm向90nm及65nm不断升级,带给FPGA(现场可编程逻辑器件)更高的密度、更快的速度、
发布时间:2006-06-22 15:00        来源:        作者:李映 赵艳秋
【赛迪网讯】随着半导体工艺由130nm向90nm及65nm不断升级,带给FPGA(现场可编程逻辑器件)更高的密度、更快的速度、更低的成本,引得FPGA厂商不断追逐。但同时也带来了功耗提高等诸多挑战。继赛灵思公司5月份发布全球首款基于65nm工艺的FPGA产品Virtex-5系列平台后,近日Altera也宣布将推出基于65nm工艺的FPGA StratixⅢ。两大FPGA巨头争先恐后发布了65nm工艺的FPGA,表明FPGA65nm竞赛已经起跑。 65nm工艺FPGA将加速取代ASIC 据悉,赛灵思Virtex-5系列FPGA基于业界最先进的65nm三极栅氧化层技术、突破性的新型ExpressFabric技术和经过验证的ASMBL架构。与前一代90nm FPGA相比,速度平均提高30%,容量增加65%,同时动态功耗降低35%,静态功耗保持相同的低水平,使用面积减小45%。而65nm StratixⅢ与90nm Stratix II相比,性能提高20%以上,功耗节省30%到70%。65nm FPGA的应用将涵盖从互联网和电信基础设施到无线基站和多媒体/视频/音频等广泛的领域。 对ASIC厂商而言,65nm工艺带来的性能提升和成本降低是可以预见的,但在同样的管芯面积上集成更多的逻辑单元,芯片设计的复杂度大幅提升,这将导致ASIC在设计环节的出错率提升。而开发ASIC膜板费用居高不下也使得ASIC的应用开始“紧缩”。“随着工艺不断提升,FPGA将加快取代传统的ASIC这一趋势。”Altera亚太区市场总监Louie Leung表示,“虽然ASIC全球营收在上涨,但应用已从几年前的1万个下降至最近的两三千个,应用将集中在电话、DVD等需求量稳定的领域。FPGA的应用量在不断上升,这也是因为企业认识到适时将产品推向市场非常重要。” Virtex-5 LX平台首批器件现在发运,其他各种平台将在2006年下半年至2007年上半年期间陆续发运。尽管Xilinx已抢先推出了65nm FPGA样片,但Altera副总裁兼亚太区行政董事李彬表示,Altera将率先实现65nm FPGA的量产。他说,Altera一般都要在成品率提高到90%以上才会向市场宣布,这也是Altera能率先进入量产的秘诀之一。Altera将在不久的未来宣布其65nm产品,而且宣布的内容将涵盖器件、开发工具、开发板等一系列完整方案,并计划在2007年达到量产。 创新应对功耗问题 摩尔定律揭示了65nm工艺会进一步提高产品的密度和性能。在这一节点,功耗成为关键因素。比如与130nm相比,90nm FPGA密度翻倍,逻辑门氧化层变得更薄,在65nm节点,功耗问题要比90nm更关键,如何从根本上节省功耗,同时保持新节点的密度和性能优势成为关键。   Altera总裁兼CEO John Daane介绍说,Altera采用的技术是根据用户的设计,开发软件QuartusⅡ可以自动设定FPGA中每个逻辑单元的运行频率,一部分进行高速运转,一部分低速运转,还有一部分将被关闭,这样就降低了FPGA整体的功耗。“这一技术是我们效仿CPU所采用的节能技术来做的。”John Daane说,“根据我们的经验,在一个拥有几百万门的FPGA中,只有约20%的逻辑单元需要高速运转,因此,我们采用了这样的技术。” Altera产品规划副总裁Robert Blake提到,Altera发现在65nm技术中,如果客户需要高性能逻辑,功耗则比90nm减少30%,应用中性能逻辑,则减少50%,低性能逻辑则可减少70%。Altera的创新就在于部分FPGA保持高性能运行,而其余部分则低速运行,从而大大降低了功耗。而且,对于不需要的逻辑,可以设置为关断,进一步降低了功能。 赛灵思采用的技术是65nm三极栅氧化层技术、硬化IP块降低功耗,通过独特的三极栅氧化层技术平衡性能与功耗,Virtex-5打破了更小工艺几何尺寸产生更大泄漏电流的行业发展趋势,保持了与其上一代90nm工艺同样低的静态功耗水平。 FPGA双雄在下一步竞争中都已全力加速,Altera亚太区市场总监Louie Leung表示,目前,90nm产品基本满足市场需要,65nm产品将在未来两三年内成为主流。虽然我们现在看到的是FPGA在65nm技术的角逐,或许45nm的测试已在暗中展开。(n101)
加载更多
合作站点
stat