Top
首页 > 老文章 > 正文

结构化ASIC不再只是FPGA的替代品

随着结构化ASIC逐渐被接受,它不仅带来源源不断的业务,而且呈现出新特性。这归功于结构化ASIC供应商倾听真正用户的声音
发布时间:2005-04-18 10:21        来源:        作者:张国勇, 赵子龙
随着结构化ASIC逐渐被接受,它们不仅带来源源不断的业务,而且呈现出新的特性。这归功于结构化ASIC供应商获得了与一线设计团队合作的经验,并倾听了真正用户反映的问题。

从设计团队那里得到的反馈包括:用户需要方便地从基于FPGA的设计原型过渡到可量产的ASIC。反过来,这意味着要有方法能够支持大量不同的存储器个体,因为在FPGA中它们的数目正在成倍增长。此外,随着设计对存储器控制器、高速I/O控制器、CPU和DSP等大型IP模块的依赖性增强,结构化ASIC必须很好地支持它们。这些改进可能会使结构化ASIC成为90纳米客户定制IC的首选。对许多设计团队来说,这甚至是唯一的选择。

Altera公司最近推出的90纳米HardCopy II产品线以及LSI Logic公司发布的Integrator2系列器件标志着结构化ASIC市场发展到一个新阶段。

Altera的HardCopy系列最初作为FPGA的移植产品出现,使FPGA用户无需额外的设计就能降低单位成本。但是就HardCopy II而言,Altera正在把目光延伸到替代FPGA之外的市场。


图1: 简化映射方式的HardCopy II

“HardCopy II器件的目标是使设计团队从一开始就计划把他们的设计移植到HardCopy II结构化ASIC,而不只是将其视为一种可能的移植策略。”Altera HardCopy产品部高级总监Paul Hollingworth表示。这种产品认知上的根本转变伴随着产品架构上的一系列变化。

该战略的关键在于意识到借助标准的高产量晶圆,结构化ASIC器件克服了用户对高昂初期费用、复杂的设计规则以及不确定的良品率的担忧,而正是这些因素使90纳米单元设计的前景蒙上阴影。在只有少数公司从事90纳米ASIC单元设计的同时,HardCopy II项目将采用来自台积电(TSMC)的创新设计规则。

不过,Hollingworth表示,即使HardCopy II是一个新设计的初始目标,但具备由FPGA向结构化ASIC简单移植的能力还是很重要的。这是因为即使在纯ASIC的流程中,FPGA也是逻辑验证和原型的载体。所以,简单的移植能够避免设计团队不得不为FPGA原型和ASIC采用独立的RTL流程。

考虑到这一点,在听取早期客户的反馈意见后,Altera将推出一个改进的设计模板,作为HardCopy II的一部分。该模板的一个显著变化是:逻辑单元由一对一的映射转变成仅映射FPGA原型内使用的逻辑单元部分。Altera表示,这将允许进一步减小裸片尺寸(与FPGA原型相比尺寸将减小85%),并降低功耗。

HardCopy II架构使这种新映射方法成为可能。它没有采用与Stratix II FPGA相同的逻辑单元(LE)结构,相反,HardCopy II器件由相对而言小得多的单元构成,Altera称这种单元为H-cell。

其结果是,一个完全被利用的FPGA LE将映射至由几个H-cell组成的簇。一个部分被使用的FPGA LE将映射至更少数目的H-cell,其中未使用的LE将简单地从列表中剔除。

Altera声称HardCopy带来了稳定的收入。Altera平均每周为客户出带一款芯片,每款芯片的出货量预计在8千到10多万片之间。为满足需求,Altera计划将设计能力加倍,主要会充实马来西亚设计中心的研发人员。

Altera估计到2006年中期,该公司10%的收入将来自HardCopy。尽管如此,Altera并没有将ASIC取代FPGA的业务看成一棵摇钱树。“我们没有任何借助HardCopy使公司规模翻番的目标,”Hollingworth说,“更多情况下,它像是一份保险。”

另一家报告结构化ASIC业务增长的公司是LSI Logic。“我们看到RapidChip产品线持续赢得一系列应用的设计中标,同时从对其满意的设计团队赢得二次业务,”LSI Logic的产品营销总监Yousef Khalilollahi表示。

不久前,LSI的110纳米RapidChip基晶圆产品线又新添Integrator2系列。除了前一代Integrator产品的特性外,Integrator2提供了更高的密度――高达5或6百万的可用门,高达7.6Mb的内存容量和高速I/O。Integrator2还为必须连接高速率外部存储器的设计配置了Denali DDR-2 DRAM控制器的手动执行功能。

但Integrator2的许多新特性致力于解决与HardCopy II面临的一个相同问题:片上存储器。“我们看到,许多设计不仅具有非常大的片上存储总容量,而且需要数目众多的存储器个体。” Khalilollahi表示。这通常是含有丰富存储器的FPGA架构的直接结果。“几乎每个人都使用FPGA构建原型。FPGA可以很容易使你的设计包含大量较小的专用存储器个体,所以大家也都这么做。然后,设计人员希望在量产的设计中使用相同的存储器架构。”他说。

这种情况使LSI不仅增大了Integrator2上可用SRAM存储器的总容量,还增加了相应硬件以使这些存储器分成许多小块。在其它的改变中,内置自测试设计进行了调整,以便使片上的许多存储器块都能共享其硬件。“占位面积得到显著降低,”Khalilollahi表示,“这允许我们的RAM工作在300MHz,并在一个裸片上能支持多达344个存储器个体。”

与Altera一样,LSI同样看到市场对大型IP块的兴趣日益增长。LSI正在采用Landing Zone技术,对PCI Express、ZSP信号处理内核以及DDR DRAM控制器等IP块的布局布线进行优化,以使预优化的IP能够简单地放置于逻辑构造内的固定位置。

(T113)

加载更多

专题访谈

合作站点
stat